アナログ/ディジタル多層基板の3次元シミュレーション

アナログ/ディジタルのミックスド多層基板の結合問題に関するシミュレーション事例をご紹介します。実際のシミュレーションは、Alvatrion, Ltd. のZeev Iluz氏が手掛けられたものです。

モデルは、20MHzのA/Dコンバーターを含む14層のプリント基板です。A/Dにはそれぞれ12個のディジタル出力があり、FPGAへのトレースは2つの層に向かっています。作製した最初のプロトタイプのA/Dから周期的なディジタルパルスを出力したところ、別のA/Dアナログポート(入力トレース)で高信号を検出しました。信号は最初のA/D(出力トレース)からの強い結合を示しています(図1)。

1つめのA/Dのディジタルトレースは内部層に、もう一方のA/Dのアナログトレースはトップ層にあります。すべての層を金属グラウンドで仕切り80 dB以上のアイソレーションを期待しましたが、実際のトレース間アイソレーションは、図1に示すように80dB(left) - 40dB(right) = 40dBとなっています。金属グラウンドを入れたにもかかわらず、狙い通りのアイソレーションが得られていないことが分かります。

図 1:ADC#1のディジタルトレース(左)とADC#2のアナログトレース(右)
図 1:ADC#1のディジタルトレース(左)とADC#2のアナログトレース(右)

3DフルウェイブシミュレーションツールCST MW STUDIO(CST MWS)を使用して、基板モデルにエラーソースを注入し解析を行います。グランドプレーン、パワープレーン、ビアやボンドワイヤのある複雑な基板の解析には3Dシミュレータが不可欠です。基板データは、Mentor Graphics®から書き出したODB++形式ファイルをCST MWSにインポートして使用します(図2)。

図2: ADC #1出力
図2: ADC #1出力

インポートモデルに層の厚さとRLC素子を定義します。ADC #1のディジタル出力ピンとADC #2のアナログ入力ピンにポートを定義します。ポート定義はCSTのODB++インポートインターフェイスのオプション機能で簡単に行うことができます。ADC周辺を解析するので、その部分のみインポートします(図3)。

図3: 集中定数素子とディスクリートポートを定義した14層基板のCST MWSモデル
図3: 集中定数素子とディスクリートポートを定義した14層基板のCST MWSモデル

ADC(入力)の12本のディジタルトレースは、両端を50 Ohmのポートで終端します。ADC #2(出力)への結合を観測するために、これも50 Ohmポートで終端します(ポート26)。

図4: ADC #2(入力)における結合
図4: ADC #2(入力)における結合

ADC入力トレースの12ポートすべてについてシミュレーションを行いました。そのSパラメータ結果を図4に示します。トレース6、10、11、12の4本が強い結合を示し、特にトレース11は他と比べ40dBほど強い結合を示しています。これにより、アナログトレース(ポート26)と強い結合を示すトレース11を検出することができます。

図5: トレース11の励起による最上層の2D振幅
図5: トレース11の励起による最上層の2D振幅

図5と図6に示す2Dプロットにも強い結合が示されています。

図6: トレース11層の2D振幅
図6: トレース11層の2D振幅

トレース11層の結果プロットにより(図6)、結合の原因であるビアの配置について考察することができます。

図7: トレースのカット
図7: トレースのカット

問題のビアを検証する目的で、ビアに接続したトレースにカットを入れ、ADCのアナログ入力の電力を測定しました。カットの位置を図7に示します。

図8: S26,11 カット前(緑)と後(赤)
図8: S26,11 カット前(緑)と後(赤)

トレースをカットした基板とカットしていない元の基板のSパラメータを図8に示します。カットにより、結合が50 dBほど減少したことが示されています。

図9: 電界分布:修正前(左)と修正後(右)
図9: 電界分布:修正前(左)と修正後(右)

修正によるトレースの電界の違いを図9に示します。電力スペクトラム密度の測定結果でも改善を確認することができます(図10)。

図10: 修正した基板の電力スペクトル密度
図10: 修正した基板の電力スペクトル密度

すべてのトレースをビアから遠ざけたレイアウトデザインを新規に作成し、シミュレーションを行いました。その結果、問題が解決していることを確認しました。

まとめ

信号トレースをカットしてシミュレーションを行い、効果を調べました。これにより、測定が難しいビア問題に対するシミュレーションの有効性を示しました。

時間領域シミュレーションではSパラメータなどの周波数領域の数値も自動的に導き出されます。また、周波数領域のフィールドモニターを定義して特定周波数の電磁界データを求めることができます。ミックスドシグナルとディジタル問題の正確なシミュレーションを、目的に適った解析手法で行うことができます。

本事例の内容はAlvarion, Ltd.(Tel-Aviv, Israel)のご厚意により掲載します。

会社名
株式会社エーイーティー
所在地
〒215-0033
神奈川県川崎市麻生区栗木2丁目7番6号
TEL:044-980-0505(代表)
CST Studio Suiteは ダッソー・システムズの製品です。ダッソー・システムズについては

ダッソー・システムズ株式会社はフランスに本社を置くソフトウェア開発企業です。
CAD CAM PDM PLM シミュレーションを始めとする卓越した3DEXPERIENCEを通じてお客様の3次元設計・エンジニアリング・3次元CAD・モデリング・シミュレーション・データ管理・工程管理を強力に支援します。

CST Studio Suiteは ダッソー・システムズのシミュレーションソリューションブランド SIMULIAの製品です。

 sample